要想在一年后赚起一亿华夏币，李飞肯定不能先研发Risc芯片架构。其原因是:假如先设计出Risc芯片架构，但是没有大量的芯片商用，那么，这意味着就是一种资源浪费，

　　所以，要想先赚钱，完成原始资本积累，应该是先设计芯片…。

　　在21世纪，李飞是设计手机芯片的总工程师，设计一款21世纪功能机的基带和射频芯片，是完全没有问题。

　　在1996年，手机还是砖头，称为大哥大，价格非常昂贵，手机普及率非常低，市场几乎被nokia和摩托罗拉控制，

　　如设计一款手机芯片，是非常有市场的!

　　但是，经过一番分析，不得不否决了，只因时机没有到!

　　其原因现在李飞是一个人，且手机芯片工作量太大了，凭借一个人设计，光芯片设计的周期可能花费大半年。

　　手机芯片是把数千万级，甚至上亿个mos管或者三极管集成拇指大小的芯片上，工作量可想而知。

　　另外，这资金的压力，庞大的资本支出，也是李飞无法承受的，

　　不过，最重要的是目前芯片制造工艺技术没有达到，在1996年芯片最先进的制程只有500nm，

　　李飞目前设计的芯片制造工艺至少200nm，不然芯片的功能就无法实现。

　　所以，李飞不得不先放弃手机芯片，决定先设计芯片是简单实用的，芯片设计周期快的，能迅速变为现金的，

　　于是，喝了一口茶后，关掉电脑，李飞决定前往大深市华强北电子市场，了解当今电子产品销售情况。

　　在1996年，大深市华强北虽然没有21世纪高楼大厦多，但非常繁华，来自于全国各地的商客，大量地购买电子产品，家庭VCD，BB寻呼机，磁带单放机…，

　　…

　　李飞就根据华强北畅销的电子产品，准备进行芯片设计，

　　不过，在分析这些电子产品时，又直接否决了，发现这些电子产品快要过时，现在投入资金研发芯片，实在是浪费资金，

　　因为这些电子产品的芯片早已经被跨国巨头掌控，现在介入芯片已经太晚了，例如vcd解码芯片，bb寻呼机的芯片，

　　而且vcd播放器随着电脑的普及，也逐渐淘汰，BB寻呼机，磁带单放机，这两款电子产品随着手机和电脑普及，也逐渐淘汰，基本属于过渡电子产品。

　　李飞经过一番思考，认为mp3播放器有市场，

　　可是，时间有点早了…，

　　在华夏国，mp3播放器热销大概是在2002~2007年，不过，随着手机自带mp3功能，mp3也是很快在电子市场消失了。

　　所以李飞认为，目前现在设计MP3的芯片也不是一个很好的选择!

　　结合目前的市场和消费水平，李飞决定设计一款收音机芯片比较合适，

　　1996年，网络不发达，收音机有大量的市场，且芯片设计简单周期短，成本低，变现速度快！

　　用收音机芯片也可以做技术储备，后续更新升级把收音机功能添加到手机上。

　　经过一番调查，市场上收音机芯片很多，且价格不菲，例如Sony的FM/AM芯片CAX1019p，以及飞利浦FM芯片TDA7088T，国内收音机芯片YR060，

　　李飞买回这些收音机芯片，经过收音机测试和芯片参数查看，发现这些收音机芯片有很多缺点，例如：芯片采用是双极型，也就是三极管，耗电量极大，芯片外围元器件过多，造成收音机加工和维修不便，芯片的功能比较差，容易受到干扰窜台…。

　　…

　　就总结目前市场上FM芯片的缺点，认为要想在市场上众多的FM芯片上突围，取得良好的销售成绩，就必须解决以上的缺点，其芯片设计必须差异化，简单化，

　　…

　　同时，在芯片商业推广上，采用21世纪极为流行商业模式:一站式解决方案，就是向客户提供的总体解决方案，也就是说任何人都可以生产收音机，只要按照李飞提供的电子电路图纸进行生产制造，这是非常简单。

　　李飞确定了FM芯片目标要求和商业模式后，就开始制定FM芯片规格：

　　首先在芯片的制造上，采用最新500nm工艺制程，

　　在芯片耗电量上，李飞决定采用CMOS工艺，

　　CMOS工艺在芯片耗电量非常有优势，CMOS集成电路具有功耗低、速度快、抗干扰能力强、集成度高等众多优点。

　　而FM芯片的CMOS工艺在华夏国直到2016年研发成功，

　　FM芯片外围一定要少，一款FM芯片总器件不超过10个，

　　那么，需要把FM的调谐器，压控振荡器，中频滤波器，运算放大器，混频器，音频放大器…，全部集成在芯片内部上。

　　FM芯片提供两种规格：贴片式封装和插件式封装。

　　FM收音频段：76MHZ~108MHZ。

　　...

　　制定了FM芯片规格后，李飞就开始设计芯片，

　　而芯片设计一般分为前端的逻辑设计和后端的物理设计，

　　芯片前端设计的开始任务是对FM的芯片内部模块进行合理地划分功能，以及确定各个模块的功能指标，例如：中频滤波器，运算放大器，混频器，音频放大器…

　　再输入硬件描写语言，以代码来描述去实现模块功能，并生成电路图和状态转移图，然后再用Cadence的Verilog－XL，Cadence的NC-Verilog进行仿真，确定模块电路设计是否正确，

　　接着，用Cadence的　PKS输入硬件描述语言转换成门级网络表Netlist，去确定电路的面积，时序等目标参数上达到的标准，确定相关参数后，再一次进行仿真，确定模块电路是否无误，

　　然后，进行后端设计的数据准备，是确定前期逻辑设计用硬件描述语言生成的门级网络表Netlist，以及模块电路与芯片制造工厂提供的标准单元、宏单元和I/O　Pad的库文件相等一致...

　　再进行芯片布局，芯片布线...